聯(lián)發(fā)科與英偉達的合持續深化，除了硬件之外，在半導體IP方面，雙方也將攜手打造NVLink IP、長(cháng)距離224G Serdes、車(chē)規AEC。業(yè)界分析，英偉達欲跨入ASIC領(lǐng)域，然由于品牌包袱，所以藉由聯(lián)發(fā)科將更能快速擴展。
未來(lái)將有更多CSP業(yè)者尋求與聯(lián)發(fā)科合作，而一旦客戶(hù)采用NVLink IP，也能增加英偉達Switch解決方案之客戶(hù)采購意愿、達到雙贏(yíng)局面。
在近期的英偉達GTC大會(huì )上，聯(lián)發(fā)科介紹了其Premiun ASIC設計服務(wù)，顯示聯(lián)發(fā)科與英偉達的合作擴展至IP領(lǐng)域，更彈性的商業(yè)模式，能提供各式客制化芯片/HBM4E等，并具有豐富的Cell Library，以及先進(jìn)制程、先進(jìn)封裝經(jīng)驗，提供定制化芯片完整解決方案。
聯(lián)發(fā)科指出，其SerDes技術(shù)為ASIC核心優(yōu)勢，涵蓋芯片互連、高速I(mǎi)/O、先進(jìn)封裝與內存整合;攜手全球主要代工廠(chǎng)，于尖端制程節點(diǎn)深化合作，透過(guò)「設計技術(shù)協(xié)同優(yōu)化(DTCO)」，在性能、功耗與面積(PPA)間取得最佳平衡。
其中，112Gb/s DSP(數位信號處理器)-based之PAM-4接收器，于4奈米FinFET制程打造，實(shí)現超過(guò)52dB損耗補償，意謂更低信號衰減、更強捍之抗干擾特性;該技術(shù)不僅適用于以太網(wǎng)路、光纖長(cháng)距傳輸?，F在聯(lián)發(fā)科更推出專(zhuān)為數據中心使用的224G Serdes、并已經(jīng)完成硅驗證。
根據調研機構指出，部分CSP(云端服務(wù)供應商)已在評價(jià)英偉達及聯(lián)發(fā)科之IP組合的定制化設計芯片。盡管谷歌TPU(張量處理器)進(jìn)度稍微遞延，第七代TPU預計會(huì )在明年第三季投入量產(chǎn)，但采用3nm打造仍有望為聯(lián)發(fā)科增加超過(guò)20億美元之貢獻。
供應鏈也透露，谷歌進(jìn)階到第八代的TPU，將會(huì )開(kāi)始采用臺積電2nm制程，持續在先進(jìn)制程領(lǐng)域維持領(lǐng)先地位。業(yè)界也看好聯(lián)發(fā)科成為中小企業(yè)AI需求的主要受益者。
分析指出，英偉達與聯(lián)發(fā)科合作的GB10芯片基于A(yíng)rm價(jià)格打造的CPU，以及市場(chǎng)期待已久的N1x WoA芯片即將發(fā)表，都能為聯(lián)發(fā)科營(yíng)運增色不少。
